Brochage DDR4 : DIMM 288 broches et SO-DIMM 260 broches

Disposition des contacts et position du détrompeur

DIMM 288 broches : carte de 133,35 mm, 144 contacts par face au pas de 0,85 mm. Le recto porte les broches 1 à 144, le verso les broches 145 à 288, la broche 145 étant derrière la broche 1. Le détrompeur n’est pas au centre : les cotes Micron et Samsung (64,60 mm puis 56,10 mm de part et d’autre de l’encoche) donnent 77 contacts d’un côté et 67 de l’autre. Il tombe donc entre les broches 77 et 78 au recto, et entre 221 et 222 au verso.

Le bord de la DIMM DDR4 n’est pas rectiligne : sur le dessin Samsung, les contacts de la zone centrale mesurent 2,6 mm et ceux des extrémités 2,1 mm, la transition s’étalant sur une dizaine de millimètres près de chaque extrémité (détails C et D du dessin).

SO-DIMM 260 broches : carte de 69,60 mm, 130 contacts par face au pas de 0,5 mm, broches impaires au recto et paires au verso. Les cotes (35,50 mm et 28,50 mm) placent 72 contacts du côté de la broche 1 et 58 de l’autre : le détrompeur se trouve entre les broches 143 et 145 au recto, et entre 144 et 146 au verso.

Alimentations : VDD 1,2 V, VPP 2,5 V, VTT et VREFCA

Selon Micron, VDD vaut 1,2 V nominal et alimente aussi les entrées-sorties (VDDQ est reliée à VDD sur le module). VPP, à 2,5 V (-0,125 V / +0,250 V), est l’alimentation d’activation des DRAM et doit rester supérieure ou égale à VDD à tout instant, mise sous tension comprise. La DIMM porte cinq broches VPP, la SO-DIMM deux.

VTT termine les lignes commande, adresse et contrôle au bout de la chaîne ; elle vaut VDD/2, soit 0,6 V selon Samsung. VREFCA sert de seuil aux entrées commande et adresse ; Micron impose qu’elle ne dépasse jamais 0,6 x VDD.

SPD, capteur de température et adresses SA0 à SA2

Chaque module porte une EEPROM SPD (EE1004 selon la norme JEDEC citée par Micron), souvent associée à un capteur de température, sur un bus I2C (SCL, SDA) alimenté par VDDSPD à 2,5 V. Le contrôleur y lit le type de module et ses timings : l’octet 3 du SPD donne par exemple le type de module (UDIMM sur la fiche Advantech).

Les broches SA0, SA1 et SA2 fixent la plage d’adresses I2C du SPD et du capteur. Avec plusieurs emplacements sur le même bus, nous câblons une combinaison différente par connecteur côté carte hôte. Micron précise aussi qu’une horloge I2C au-delà de 100 kHz peut exiger VDDSPD inférieure ou égale à 2,2 V.

EVENT_n signale un dépassement de seuil thermique et n’a pas de fonction sur un module sans capteur. ALERT_n signale une erreur de CRC ou de parité commande/adresse ; PARITY porte la parité calculée par le contrôleur quand la fonction est activée dans MR5.

Topologie fly-by : ce que le brochage implique pour le routage

Les modules DDR4 utilisent une topologie fly-by (fiches Micron) : horloge, adresses, commandes et contrôles passent en chaîne d’une DRAM à l’autre, puis sont terminés sur VTT à l’extrémité. Les données, elles, vont en point à point, un octet et sa paire DQS_t/DQS_c par puce. Chaque DRAM reçoit donc l’horloge avec un retard différent, alors que ses données arrivent par un chemin direct.

Sur la carte hôte, nous traitons donc chaque octet (8 DQ, DM_n/DBI_n et sa paire DQS) comme un groupe apparié en longueur, et les paires CK_t/CK_c et DQS comme des paires différentielles à impédance contrôlée. À l’intérieur d’un octet, les bits ne suivent pas forcément l’ordre des puces : la table de correspondance DQ de Micron relie par exemple le DQ0 de la puce U1 au DQ3 du module (broche 157).

UDIMM ou RDIMM : les broches qui changent

Sur une RDIMM, adresses, commandes et horloges entrent dans un registre qui les redistribue aux DRAM (fiche Samsung). Le brochage reste en grande partie celui de l’UDIMM ; les différences sont dans la colonne RDIMM : les broches DM_n/DBI_n et leurs voisines NC deviennent les strobes DQS9 à DQS17 des modules à DRAM x4 (TDQS pour les x8), la broche 234 devient A17, et les broches 93, 235 et 237 portent les ID de puce C0 à C2 des DRAM empilées.

Kingston souligne qu’en DDR4, contrairement à la DDR5, UDIMM et RDIMM partagent la même position de détrompeur. Une RDIMM entre donc physiquement dans un emplacement prévu pour des UDIMM : c’est le contrôleur mémoire, qui lit le type de module dans le SPD, qui doit prendre en charge les modules registered.

Pourquoi DDR3, DDR4 et DDR5 ne sont pas interchangeables

Une DIMM DDR3 compte 240 contacts contre 288 en DDR4 (TE Connectivity) : la carte n’a ni la même longueur de peigne ni le même détrompeur. La DIMM DDR5 garde 288 contacts, mais Kingston indique que l’encoche est déplacée pour empêcher l’insertion d’une DDR4, et la SO-DIMM DDR5 passe à 262 contacts. Les tensions diffèrent aussi : 1,2 V en DDR4, 1,1 V en DDR5 avec un régulateur (PMIC) sur le module. Le détrompeur protège donc le module autant que la carte hôte.

Les trois DIMM mesurent 133,35 mm de long, seule l’encoche les distingue à l’œil. Sur les dessins des fiches, vu de face broche 1 à gauche, le centre de l’encoche est à 54,68 mm du bord gauche en DDR3 (Micron), 72,25 mm en DDR4 (Micron) et 68,10 mm en DDR5 (ADATA et Advantech). L’écart va de 4,15 mm (DDR4 contre DDR5) à 17,57 mm (DDR4 contre DDR3). La SO-DIMM DDR4, environ deux fois plus courte, a son encoche à 38,3 mm du bord.