Conception de cartes électroniques sur mesure — schéma, routage, CEM

Bureau d’études électronique à Montpellier : du schéma à la série

Chez AESTECHNO, bureau d’études électronique basé à Montpellier, nous concevons des cartes électroniques sur mesure pour l’industriel, l’IoT, le médical et la vision embarquée. Notre périmètre couvre le schéma, le routage PCB multicouches (jusqu’à 28 couches), la simulation SI/PI sous ANSYS, la pré-conformité CEM et le transfert vers la fabrication en série, avec un design pensé DFM dès la première itération.

Pourquoi confier votre carte à un bureau d’études qui pense déjà production série ?

La plupart des prototypes électroniques livrés par des studios génériques fonctionnent sur la paillasse, mais échouent au moment de passer en série : non-conformité CEM qui coûte un respin, composants indisponibles en grande quantité, stackup PCB impossible à fabriquer chez deux équipementiers différents, ou intégrité de signal qui ne tient pas sur 10 000 unités. Dans notre pratique, nous avons constaté que ces écueils s’évitent uniquement si le design est pensé production dès la phase de schéma.

Contrairement à l’approche classique où le prototype est livré « fonctionnel » puis « adapté » pour la série — une phase intermédiaire coûteuse qui dépasse souvent les 6 mois — chez AESTECHNO le design produit est le design production. CEM pre-compliant, IPC-compliant, DFM natif : ces trois propriétés sont intégrées dès la première itération de routage, pas ajoutées après. Notre signature technique : un PCB livré est un PCB qu’on peut fabriquer en grande série, certifier CE/FCC sans reprise, et poser en usine sans surprise.

Notre stack hardware : PCB multicouches, impédance contrôlée, simulation pré-gravure

Nous travaillons sur des stackups PCB jusqu’à 28 couches, avec micro-vias laser, vias enterrés et formats flex / rigide-flex. L’écart de coût entre un 4 couches et un 6 couches est typiquement de 30 à 40 % pour des séries moyennes, mais un 6 couches bien pensé évite souvent un respin sur les bus DDR4 ou PCIe Gen 4 — le calcul économique est rarement évident au moment du devis initial.

• Stackup — 2L pour l’analogique simple, 4L/6L pour le mixte, 8L-16L pour les SoC et mémoires DDR, 18L-28L pour les plateformes serveur ou FPGA haute densité
• Impédances contrôlées — 50 Ω single-ended, 90/100 Ω différentiel ±10 % selon IPC-2221 et IPC-2141
• Technologie vias — vias traversants 0,3 mm pour les basses fréquences, micro-vias laser 0,1 mm (µVia HDI) pour densité ou BGA fine pitch
• Épaisseur de cuivre — 0,5 oz standard, 1 oz pour courants modérés, 2 oz pour alimentations haute puissance
• Matériaux — FR-4 standard, High-Tg, Isola IS410 pour DDR/PCIe, Rogers RO4350B (εr ≈ 3,48) pour RF jusqu’à 10 GHz, polyimide pour flex
• CEM pré-certification — marge ≥ 6 dB vs EN 55011 Classe B (40 dBµV/m @ 3 m, 30-230 MHz) et IEC 61000-4-2 ±8 kV contact

Nous utilisons régulièrement ANSYS (HFSS, SIwave, Icepak) pour simuler l’intégrité du signal, l’intégrité de l’alimentation et les performances d’antennes avant la fabrication du premier prototype. Avec plus de 10 ans d’expérience et ces outils, nous sommes capables de dire, avant gravure, si une carte va fonctionner — avec une précision élevée. Notre portfolio couvre DDR2/3/4 et LPDDR4, PCIe jusqu’à Gen 5, USB 3.2, HDMI 2.0, LVDS, MIPI-CSI/DSI, SDI, SATA, Bluetooth 5.4 PAwR, Wi-Fi, LoRa, 5G, LTE-M.

Stackup PCB : 4 couches, 6 couches ou HDI ? Comment arbitrer

Le choix du stackup impacte directement le coût unitaire, le delai de fabrication, et la capacité à passer la certification CEM du premier coup. Le tableau ci-dessous résume nos arbitrages les plus fréquents, basés sur la densité réelle du design plutôt que sur une règle dogmatique.

Dans notre pratique, le 6 couches est le meilleur compromis pour 70 % des produits IoT et industriels connectés : deux plans de masse pleins, des bus haute vitesse correctement référencés, et un surcoût maîtrisé. Le passage au HDI ne se justifie que lorsque la densité BGA ou les contraintes de taille l’exigent réellement.

Notre méthodologie hardware : EVT / DVT / PVT

Chaque carte que nous concevons suit un cadre de jalons hérité des grands donneurs d’ordre électroniques : EVT pour prouver la faisabilité, DVT pour valider la production, PVT pour passer en série. Chaque jalon produit des livrables documentés et vérifiables.

1. Cadrage — Analyse du besoin, cahier des charges, budget CEM, arbitrage stackup/matériau, shortlist composants avec sourcing multi-distributeurs
2. Schéma — Capture schématique sous Altium ou KiCad, DRC électrique complet, revue par pair, génération de la BOM avec alternatives identifiées
3. Routage PCB — Placement, contraintes d’impédance, skew matching pour DDR/PCIe, stackup défini avec le fabricant, règles DFM intégrées dès le début
4. Simulation (EVT) — Simulation SI/PI sous ANSYS, vérification eye diagrams avant gravure, optimisation antenne assistée par IA pour les designs RF
5. Prototypage (DVT) — Fabrication petite série, bring-up, tests fonctionnels, mesures CEM pré-compliance en chambre anéchoïque partenaire
6. Industrialisation (PVT) — Fabrication pilote, validation process, rédaction du dossier de fabrication, transfert vers le partenaire de série

Hardware et Cyber Resilience Act : la sécurité commence sur le PCB

Depuis l’entrée en vigueur du Cyber Resilience Act (règlement UE 2024/2847), la sécurité d’un produit connecté ne se joue plus uniquement au niveau du firmware : elle commence au niveau hardware. Secure boot basé sur un élément cryptographique matériel, chiffrement de la flash externe, protection anti-tampering, mécanismes de mise à jour signés — ces briques exigent des décisions hardware prises avant le routage, pas après. Les échéances contraignantes sont rappelées : reporting de vulnérabilités sous 24h à compter du 11 septembre 2026, application pleine au 11 décembre 2027.

Nous intégrons systématiquement dans nos cartes IoT : élément sécurisé (ATECC608, STSAFE-A110 ou équivalent), root of trust matériel, fusibles OTP pour le boot signé, et interface de debug verrouillée en production. Pour les produits exposés au grand public, nous alignons également les exigences sur ETSI EN 303 645 dès la conception. Pour approfondir, consultez notre guide de conformité CRA.

FAQ — Conception de carte électronique sur mesure

Quel est le délai typique pour concevoir une carte électronique sur mesure ?
Pour une carte de complexité moyenne (MCU + radio BLE + capteurs), comptez 8 à 14 semaines entre le cadrage et le premier prototype fonctionnel. Les projets haute complexité — SoC Jetson avec LPDDR4 et PCIe, FPGA haute densité, RF jusqu’à 10 GHz, stackup 16L+ — peuvent s’étaler sur 5 à 8 mois, avec un EVT puis un DVT. Nous proposons systématiquement un cadrage chiffré par jalons avant tout engagement.

Combien d’itérations de prototypage faut-il prévoir ?
Grâce à la simulation SI/PI sous ANSYS pratiquée avant la gravure, nous convergeons typiquement en 1 à 2 itérations sur des designs qui auraient demandé 3 ou 4 respins en conception « naïve ». Pour nos cartes RF, l’optimisation d’antennes assistée par IA permet souvent de passer la chambre anéchoïque du premier coup. Aucun projet n’a été trop difficile pour nous à ce jour.

Combien de couches PCB pour mon produit ?
La règle heuristique : 2L pour l’analogique simple, 4L pour un produit avec MCU et radio basse vitesse, 6L pour DDR3 / USB 3 / PCIe Gen 2, 8L+ pour DDR4 ou PCIe Gen 3, HDI avec µVias laser pour DDR5, PCIe Gen 4/5 ou BGA pitch 0,4 mm. Le bon choix dépend aussi de la taille de la carte et du budget CEM — nous arbitrons ces paramètres dès le cadrage.

Vos cartes passent-elles la certification CE/FCC du premier coup ?
Notre approche consiste à concevoir la CEM en amont et non à la corriger après. Impédances contrôlées, plans de masse continus, filtrage systématique aux entrées/sorties, marges de 6 dB minimum sur les émissions rayonnées. Les simulations ANSYS avant fabrication détectent la majorité des violations avant gravure. Le taux de réussite au premier essai dépend du produit, mais cette méthodologie élimine l’essentiel des pièges CEM classiques.

Pouvez-vous reprendre un design existant d’un autre bureau d’études ?
Oui, c’est un de nos métiers. Nous auditons le schéma, le routage, la BOM, nous identifions les non-conformités CEM / IPC / DFM, et nous livrons soit un rapport avec recommandations, soit un redesign partiel ou complet. Nous avons également l’expérience des redesigns forcés par les pénuries composants — quand aucune alternative pin-compatible n’existe, le redesign devient la seule option viable.

En résumé

Une carte électronique livrée par AESTECHNO n’est pas un prototype fonctionnel à industrialiser dans un second temps : c’est un design production-ready dès la sortie du routage. En combinant simulation ANSYS SI/PI avant gravure, stackups PCB jusqu’à 28 couches, matériaux adaptés au projet, et pré-conformité CEM dès le schéma, nous éliminons les respins coûteux et nous livrons un dossier de fabrication que votre partenaire de série peut lancer sans aller-retour.

Si vous préparez un produit électronique destiné à la série industrielle et que vous cherchez un bureau d’études capable de porter le projet du schéma jusqu’au PVT, parlons de votre projet.

Pour approfondir

• Les secrets de la conception de PCB révélés
• Compatibilité électromagnétique : guide CEM complet
• Conception PCB haute vitesse : SI, PI, eye diagrams
• Bureau d’études électronique : méthode & industrialisation
• Cyber Resilience Act 2026 : guide de conformité IoT