Conception de carte FPGA : architecture et industrialisation

Pourquoi les FPGA reviennent en force en 2025

La conception de carte FPGA est la discipline qui consiste à intégrer un circuit reprogrammable Xilinx, Intel ou Lattice dans un PCB industriel, avec ses bus DDR, ses SerDes et son alimentation multi-rails. Depuis plus de 10 ans, nous concevons des cartes FPGA pour des systèmes de tri automatique, des équipements médicaux et des plateformes de communication temps réel. Nous avons vu cette technologie passer du statut de niche complexe à celui de solution incontournable pour les applications embarquées exigeantes.

Un FPGA (Field-Programmable Gâté Array) est un circuit intégré reprogrammable qui permet de créer des architectures matérielles sur mesure. Contrairement à un microcontrôleur qui exécute du code séquentiellement, le FPGA traite les données en parallèle, offrant des performances nettement supérieures pour les applications de traitement intensif comme la vidéo temps réel ou l'inférence IA embarquée.

Chez AESTECHNO, nous concevons des cartes FPGA sur mesure pour l'industrie, la robotique, le médical et les communications avancées. Notre approche : la flexibilité du logiciel avec la puissance du matériel, intégrée dans un design optimisé pour la production série. Nous travaillons avec les principales familles du marché, Xilinx (AMD), Intel (Altera) et Lattice, et maîtrisons l'ensemble de la chaîne, du choix de la puce au routage haute vitesse en passant par le développement VHDL/Verilog.

Dans cet article, nous partageons notre retour d'expérience : quand choisir un FPGA, comment éviter les pièges de conception, et notre méthodologie pour passer du concept à l'industrialisation.

En résumé

FPGA vs Microcontrôleur vs ASIC : guide de décision

Le guide de décision FPGA vs MCU vs ASIC est une grille d'arbitrage qui compare architecture, parallélisme, coût unitaire et time-to-market. Cette grille oriente le choix entre puces reconfigurables, microcontrôleurs généralistes et silicium dédié, en tenant compte du coût Non-Recurring Engineering (NRE) et du volume cible. Elle résume les critères essentiels que nous utilisons chez AESTECHNO pour orienter nos clients industriels vers la bonne technologie.

Critère	Microcontrôleur (MCU)	FPGA	ASIC
Architecture	Fixe (CPU)	Reconfigurable	Fixe (custom silicium)
Traitement	Séquentiel	Parallèle massif	Parallèle optimal
Coût unitaire	Faible	Moyen	Très faible (en volume)
Coût NRE	Faible	Moyen	Très élevé
Temps de développement	Court (quelques mois)	Moyen (6-12 mois)	Long (18-36 mois)
Efficacité énergétique	Bonne (mW)	Variable (mW à dizaines de W)	Optimale
Temps réel	Limité (microsecondes)	Garanti (nanosecondes)	Optimal (nanosecondes)
Évolutivité	Firmware uniquement	Matériel + logique	Aucune
Volume idéal	Petite à grande série	Petite à moyenne série	Très grande série
Cas d'usage typique	Contrôle, IoT, interfaces	Traitement temps réel, prototypage, SDR	Produit grand public mature

Notre recommandation : choisissez un FPGA si vous avez besoin de traitement temps réel déterministe, de parallélisme intensif (vidéo, signaux), d'algorithmes évolutifs après déploiement, ou si vous visez des volumes de production en petite et moyenne série.

Qu'est-ce qu'un FPGA et pourquoi l'utiliser ?

Un Field-Programmable Gâté Array (FPGA) est une puce programmable composée de blocs logiques reconfigurables (Look-Up Tables, LUT), de registres, de blocs RAM et DSP dédiés, et d'un réseau d'interconnexion configurable, permettant de créer des architectures matérielles spécifiques à votre besoin, sans passer par le développement d'un Application-Specific Integrated Circuit (ASIC) dont le coût NRE et les délais sont nettement plus élevés. Selon AMD (ex-Xilinx) dans les guides Versal et d'après Intel dans les briefs Agilex, le FPGA moderne offre un compromis unique entre performance matérielle et souplesse d'évolution, avec des débits SerDes atteignant 112 Gbps PAM4 par lane sur les générations haut de gamme.

Avantages concrets du FPGA :

• Intégration d'IP cores personnalisés : DSP, filtres numériques, moteurs d'inférence IA, interfaces de communication, la logique est entièrement adaptée à votre application.
• Parallélisme massif : idéal pour le traitement de signaux, de flux vidéo ou d'algorithmes complexes nécessitant plusieurs chaînes de calcul simultanées.
• Reprogrammabilité : une seule plateforme matérielle peut servir plusieurs applications et évoluer dans le temps, y compris après déploiement sur le terrain.
• Temps réel garanti : contrairement à un processeur généraliste, les traitements FPGA sont parfaitement déterministes, avec des latences de l'ordre de la nanoseconde.

Cas d'usage : quand le FPGA est la meilleure solution

Les cas d'usage privilégiés du FPGA sont les domaines où le parallélisme matériel et la latence nanoseconde l'emportent sur un processeur séquentiel ou un GPU embarqué. Ces domaines couvrent la vision industrielle, l'acquisition haute vitesse, la Software Defined Radio (SDR), l'accélération IA edge et le prototypage pré-ASIC. Voici les cas que nous rencontrons le plus fréquemment chez nos clients industriels et télécoms.

Traitement vidéo temps réel

La vision industrielle exige un traitement d'images à haute fréquence avec une latence minimale : filtrage, détection de défauts, reconnaissance en ligne. Le FPGA traite les flux pixel par pixel en pipeline, sans la latence inhérente à un OS. Selon Xilinx dans ses application notes sur Vitis Vision et selon Intel dans ses guides oneAPI FPGA, les chaînes de traitement image tiennent des cadences supérieures à 10 GPixel/s sur les familles haut de gamme. C'est un domaine où le FPGA et les processeurs Jetson de NVIDIA se retrouvent en compétition, le choix dépend de la latence requise et de la complexité algorithmique. Le choix du protocole de transport vidéo est également critique : notre comparatif HDMI, SDI, CoaXPress et GigE Vision pour la vidéo industrielle vous aidera à sélectionner l'interface adaptée à votre application. Au-delà de la vidéo, le FPGA excelle dans le traitement de signaux inertiels : le filtrage et la fusion de données issues d'accéléromètres MEMS (Fast Fourier Transform (FFT) temps réel, détection de choc, analyse vibratoire) bénéficient directement du parallélisme natif du FPGA, avec des latences de traitement inférieures à la microseconde.

Acquisition de données haute vitesse

Les systèmes de test, de mesure et de radar nécessitent l'acquisition simultanée de multiples canaux à des débits de plusieurs Gbps. Le FPGA interface directement les convertisseurs ADC/DAC haute vitesse et applique le traitement numérique en temps réel, sans goulot d'étranglement logiciel. Les interfaces mémoire DDR4 ou DDR5 sont souvent critiques pour stocker les flux acquis.

Protocoles propriétaires et SDR

Les systèmes de communication qui utilisent des protocoles propriétaires ou des techniques de radio logicielle (SDR) trouvent dans le FPGA la flexibilité nécessaire pour implémenter des modulations spécifiques, des codages personnalisés et des interfaces série rapides. La conception de ces systèmes fait appel à notre expertise en cartes RF combinée à la logique programmable.

Accélération IA en edge

L'IA embarquée nécessite souvent une inférence rapide avec une consommation maîtrisée. Selon AMD pour les AI Engines Versal et d'après Intel pour les DSP AI Tensor Blocks d'Agilex, les FPGA 2025-2026 atteignent plusieurs TOPS (Tera Opérations Per Second) avec des budgets thermiques de quelques dizaines de watts seulement. Le FPGA permet d'implémenter des accélérateurs de réseaux de neurones optimisés pour votre modèle spécifique, avec un ratio performance/watt adapté aux contraintes embarquées. Les familles Xilinx Versal et Intel Agilex intègrent désormais des blocs AI Engine natifs, et selon Lattice, la gamme Nexus/Avant cible plus spécifiquement les applications edge AI basse consommation.

Prototypage avant ASIC

Avant d'engager le coût NRE très élevé d'un ASIC, le FPGA permet de valider l'architecture matérielle complète en conditions réelles. Cette approche réduit considérablement le risque d'erreurs coûteuses lors du passage en silicium et accélère la convergence du design. Nous avons accompagné plusieurs clients dans cette démarche de prototypage FPGA préalable à un ASIC.

Pourquoi une carte FPGA sur mesure est essentielle

Une carte FPGA sur mesure est un PCB dédié dont la puce, l'alimentation multi-rails, le bus mémoire DDR/LPDDR et les SerDes sont dimensionnés pour l'application ciblée. Elle s'oppose au module d'évaluation générique du fabricant, utile en prototype de faisabilité mais inadapté à un produit industriel. La conception d'une carte sur mesure permet d'optimiser chaque aspect du design en fonction de votre application réelle.

• Un design optimisé pour votre application : dimensions, connectique, consommation et dissipation thermique sont dimensionnés au juste nécessaire.
• Un coût maîtrisé à l'unité : pas de composants inutiles, pas de fonctions surdimensionnées.
• Une intégration parfaite dans votre système global : interfaces mécaniques, électriques et logicielles alignées avec l'architecture d'ensemble.

Chez AESTECHNO, nous vous accompagnons du concept à la carte finale, fiable, certifiable et performante. Notre bureau d'études prend en charge l'ensemble du développement, et notre expertise en DFM (Design for Manufacturing) garantit la fabricabilité des cartes FPGA complexes dès le premier prototype.

Notre méthodologie : de l'idée à la carte fonctionnelle

La méthodologie de conception d'une carte FPGA est un processus en cinq phases (cadrage, architecture, schéma/routage haute vitesse, prototypage, industrialisation) qui sécurise le passage du concept au produit série. Nous avons affiné chaque étape au fil de nos projets pour réduire les risques de respin PCB et accélérer le time-to-market.

1. Cadrage technique : choix du bon FPGA (Xilinx/AMD, Intel/Altera, Lattice) selon vos contraintes de ressources logiques, d'interfaces haute vitesse, de consommation et de budget. Nous dimensionnons la puce avec une marge d'évolution pour vos futures itérations.

2. Architecture électronique : intégration des IP cores, mémoire (DDR, SRAM, Flash), horloges de référence, interfaces (USB, SPI, PCIe, Ethernet, transceivers multi-Gbps). La gestion de l'alimentation multi-rails avec séquençage précis est un point critique que nous maîtrisons.

3. Schéma et routage haute vitesse : gestion des signaux critiques avec impédance contrôlée (controlled impedance 100 Ω différentiel sur SerDes, 40 Ω sur bus DDR), length matching strict pour les bus DDR et PCIe, plans de référence continus, découplage massif, routage differential pair sur les traces sensibles, et validation de la compatibilité électromagnétique (CEM, EMC) dès la phase layout. Pour les FPGA à boîtier BGA haute densité, le routage exige un PCB multicouche avec un stack-up soigneusement optimisé selon les règles IPC-2223 et IPC-7351.

4. Prototypage et test : livraison rapide du premier prototype avec validation complète, interfaces haute vitesse, caractérisation thermique, vérification du timing et des performances des IP cores. Nous fournissons le design VHDL/Verilog fonctionnel pour une prise en main immédiate.

5. Industrialisation : optimisation pour la fabrication en série, bancs de test automatisés, support à la certification CE/EMC. Nous anticipons les contraintes de production dès la phase de conception grâce à notre approche DFM.

L'expertise FPGA d'AESTECHNO : un track record éprouvé

L'expertise FPGA d'AESTECHNO est un track record de projets livrés impliquant des millions de portes logiques et des liens SerDes à plusieurs dizaines de Gbps. Ce portfolio couvre les familles Xilinx Versal, Intel Agilex et Lattice Nexus, sur des puissances de plusieurs centaines de watts avec interfaces DDR/PCIe Gen5. Le FPGA est l'un des domaines où notre pratique est la plus reconnue, le type de projet où la marge d'erreur est quasi nulle.

Portefeuille DDR + FPGA. Dans notre pratique, l'association DDR (DDR3, DDR4, DDR5, LPDDR4x) avec FPGA est un axe récurrent : nous avons livré plusieurs projets combinant mémoire haute bande passante et logique reconfigurable, acquisition multi-canaux, buffering de flux vidéo, traitement de signal temps réel. Cette expérience répétée sur le couple DDR+FPGA nous permet de dérisquer très tôt la partie la plus sensible d'une carte FPGA : l'intégrité du bus mémoire.

Projet LIDAR, traitement de signal FPGA. Sur un projet récent LIDAR très complexe, nous avons conduit l'acquisition synchrone multi-canaux via FPGA, avec timing picoseconde des impulsions et pré-traitement du nuage de points avant fusion applicative. Dans notre lab, nous avons mesuré un jitter d'horloge inférieur à 50 ps RMS sur les canaux d'acquisition, mesuré à l'oscilloscope à échantillonnage équivalent selon la méthode jitter transfer. Contrairement à l'idée qu'un GPU suffirait, seule la logique reconfigurable permettait d'atteindre les contraintes de latence et de déterminisme requises à cette cadence.

Industrialisation d'un ASIC IA haute puissance, l'alternative au FPGA. Nous avons également accompagné un client dans l'industrialisation d'un ASIC IA haute puissance. Ce type de retour terrain éclaire l'arbitrage FPGA vs ASIC : nous savons à partir de quels volumes et de quelles contraintes de consommation le silicium dédié devient plus compétitif, et comment réussir la transition.

Expérience PCIe Gen 5. Côté interfaces très haute vitesse, nous avons acquis une expérience directe sur PCIe Gen 5 (32 GT/s par lane), notamment sur les contraintes d'insertion loss, le choix des matériaux PCB low-loss et les aspects compliance qui conditionnent un lien stable en production.

Ce niveau de complexité exige une compréhension profonde qui va au-delà du numérique pur. Nos ingénieurs maîtrisent les communications numériques d'un point de vue analogique : intégrité des signaux sur les liens SerDes, gestion du jitter, adaptation d'impédance, diagramme de l'oeil (Eye Diagram), autant de compétences critiques quand on route des interfaces à plusieurs Gbps sur un PCB multicouche. Dans notre pratique, nous avons testé au VNA des canaux SerDes 25 Gbps sur stackup Megtron 6 et observé une insertion loss typique de -8 dB à Nyquist (12,5 GHz) sur 150 mm de piste routée selon les règles IPC-2223.

Cette double compétence analogique et numérique nous permet d'atteindre un objectif qui compte pour nos clients : le right-first-time, c'est-à-dire un prototype fonctionnel dès la première itération. Sur des projets FPGA complexes, chaque respin coûte du temps et du budget. Notre approche rigoureuse, simulation, revue de design, analyse d'intégrité du signal, vise à éliminer les itérations inutiles.

Simulation ANSYS SI/PI pour FPGA haute densité

Chez AESTECHNO, nous simulons systématiquement les cartes FPGA avec ANSYS SIwave et HFSS. Côté Power Integrity (PI), selon Ansys dans ses white papers PDN et d'après Altera dans ses design guidelines historiques (repris par Intel), nous modélisons le Power Delivery Network (PDN) de FPGA haute consommation (Virtex UltraScale+, Agilex, Versal) qui tirent plusieurs dizaines d'ampères sur des rails VCCINT à bas bruit : analyse d'impédance cible, placement des condensateurs de découplage, IR-drop sur les plans de puissance. Côté Signal Integrity (SI), nous exploitons la simulation pour valider les routages denses autour des Ball Grid Array (BGA) FPGA, les contraintes de pin-swap, les liens SerDes jusqu'à 112 Gbps PAM4 et les bus mémoire associés, conformément aux recommandations IEEE 802.3 et PCI-SIG. Dans notre lab, nous avons mesuré sur un design Versal une chute IR drop inférieure à 20 mV sur un rail VCCINT à 60 A après optimisation du plan de puissance. Résultat : nous pouvons dire avant fabrication si la carte va fonctionner, avec une bonne précision, une capacité rare sur le marché français des bureaux d'études, car les licences ANSYS représentent un investissement significatif.

Sélection matériau PCB et stackup pour FPGA dense

Nous sommes experts dans le choix du matériau PCB parfait par projet FPGA. Selon Panasonic dans ses fiches techniques Megtron et selon Isola dans ses briefs Tachyon, la tangente de pertes Df descend sous 0,004 à 10 GHz sur ces matériaux, contre 0,020 pour du FR-4 générique. Pour les designs haute densité BGA 1 mm ou 0,8 mm avec SerDes >10 Gbps, nous privilégions Megtron 6/7 ou Isola Tachyon/I-Speed. Pour les designs mixtes plus économiques, Isola IS410 ou 370HR. Nous arbitrons Dk, Df, Tg, Coefficient of Thermal Expansion (CTE), stabilité thermique, compatibilité Pb-free, disponibilité fabricant et coût, conformément aux classes de matériau IPC-4101. Notre portefeuille couvre des stackups jusqu'à 28 couches avec µVias laser, vias enterrés, back-drilling et flex/rigid-flex, le type de construction imposé par les FPGA les plus denses et par la cohabitation FPGA + DDR + PCIe + RF sur une même carte.

Familles FPGA que nous maîtrisons :

• Xilinx (AMD) : Spartan, Artix, Kintex, Virtex, Zynq (SoC FPGA), Versal (AI adaptive)
• Intel (Altera) : Cyclone, Arria, Stratix, Agilex
• Lattice : iCE40, ECP5, CrossLink, Certus, pour les applications faible consommation

Compétences associées :

• Développement VHDL et Verilog
• Routage BGA haute densité (boîtiers 1000+ broches)
• Interfaces haute vitesse : DDR3/DDR4/DDR5, PCIe Gen3/Gen4, transceivers multi-Gbps
• Gestion thermique pour FPGA haute puissance
• Certification CE/EMC pour systèmes FPGA

FPGA : accélérer l'innovation sans compromettre la flexibilité

Pour les décideurs techniques, le FPGA représente un levier stratégique unique : il combine la puissance du traitement matériel avec la flexibilité d'évolution du logiciel. Chez AESTECHNO, nous avons constaté que les projets FPGA bien cadrés dès le départ réduisent significativement les délais de développement et les risques d'itérations coûteuses.

La conception d'une carte FPGA implique des contraintes de routage haute vitesse (interfaces DDR, PCI Express, transceivers multi-Gbps) et une gestion thermique rigoureuse. Le choix entre FPGA et GPU embarqué (Jetson NVIDIA) dépend de vos contraintes de latence, de volume et d'évolutivité. Pour les interfaces mémoire, notre comparatif DDR4 vs DDR5 vous aide à dimensionner la bande passante. Notre bureau d'études garantit un passage fluide du prototype à l'industrialisation.

FAQ : Conception de cartes FPGA

FPGA ou MCU : comment choisir ?
Le microcontrôleur convient aux applications séquentielles avec des contraintes de coût et de consommation faibles : IoT, contrôle moteur, interfaces utilisateur. Le FPGA s'impose dès que le projet nécessite du traitement parallèle intensif, une latence déterministe de l'ordre de la nanoseconde, ou des interfaces haute vitesse sur mesure. Si votre application combine les deux besoins, les SoC FPGA (comme le Zynq de Xilinx) intègrent un processeur ARM et de la logique programmable sur la même puce.

Quel est le coût de développement d'une carte FPGA ?
Le coût NRE d'un projet FPGA est significativement plus élevé que celui d'un projet microcontrôleur, mais nettement inférieur à un ASIC. Le budget dépend de la complexité de la carte (nombre d'interfaces haute vitesse, densité du FPGA), du volume de logique à développer en VHDL/Verilog, et des contraintes de certification. Nous dimensionnons chaque projet au juste nécessaire pour optimiser le rapport performance/investissement. Contactez-nous pour une estimation adaptée à votre cahier des charges.

FPGA pour le prototypage avant ASIC : est-ce une bonne stratégie ?
C'est même une stratégie recommandée. Le FPGA permet de valider l'architecture matérielle complète en conditions réelles avant d'engager le coût NRE très élevé d'un ASIC. Vous pouvez tester les interfaces, affiner les algorithmes et vérifier les performances en conditions opérationnelles. Cette approche réduit considérablement le risque d'erreurs lors du passage en silicium. Chez AESTECHNO, nous avons accompagné plusieurs clients dans cette transition FPGA vers ASIC.

Quels FPGA pour l'IA embarquée ?
Pour l'accélération d'inférence IA, les familles les plus adaptées sont les Xilinx Versal (avec blocs AI Engine intégrés), les Zynq UltraScale+ (combinant FPGA et processeur ARM) et les Intel Agilex. Le choix dépend de la taille de votre modèle, de la latence cible et du budget énergétique. Le FPGA offre l'avantage d'un accélérateur IA sur mesure, optimisé pour votre modèle spécifique, là où un GPU embarqué offre plus de flexibilité logicielle.

AESTECHNO a-t-elle l'expérience des FPGA haute performance ?
Les FPGA haute performance sont l'un de nos domaines de spécialité. Nous avons conçu et livré des cartes impliquant des millions de portes logiques, des puissances de plusieurs centaines de watts et des liens série à plusieurs dizaines de Gbps. Nous maîtrisons le routage de boîtiers BGA haute densité, la gestion thermique associée et le développement VHDL/Verilog complet. Notre double compétence analogique et numérique nous permet de garantir l'intégrité des signaux sur les interfaces les plus exigeantes.

Peut-on mettre à jour la logique FPGA après déploiement ?
Oui, c'est un avantage majeur du FPGA par rapport à l'ASIC. Les mises à jour du bitstream sont possibles via flash SPI externe, JTAG, ou interfaces réseau (Ethernet, USB) pour des mises à jour à distance. Les FPGA à base de SRAM (la majorité du marché) nécessitent un rechargement de configuration à chaque démarrage, tandis que les FPGA flash-based conservent leur configuration. Les mises à jour OTA permettent de corriger des bugs ou d'ajouter des fonctionnalités sans rappel matériel, un atout décisif pour les déploiements terrain.

Articles connexes

• Design High-Speed, Routage interfaces DDR et PCIe pour FPGA
• Processeurs Jetson NVIDIA, Alternative GPU pour traitement parallèle
• DDR4 vs DDR5, Interfaces mémoire haute vitesse pour FPGA
• L'IA embarquée, Accélération IA sur FPGA et edge computing
• Conception de cartes RF, FPGA et radio logicielle (SDR)
• DFM : Design for Manufacturing, Fabricabilité des cartes FPGA complexes
• Bureau d'études AESTECHNO, Notre équipe et nos services
• RISC-V en production industrielle, Opportunités et risques de l'architecture open-source vs FPGA