RISC-V en production : opportunités et risques pour l'industrie électronique

Le Reduced Instruction Set Computer, Five (RISC-V) est un Instruction Set Architecture (ISA) ouvert, maintenu par RISC-V International. Créé à UC Berkeley au début des années 2010, il est passé du statut de curiosité académique à celui de véritable alternative industrielle. Plus de 10 milliards de cœurs ont été livrés à fin 2025 selon RISC-V International, et le rythme de déploiement s'est accéléré au premier trimestre 2026. Le choix relève d'un arbitrage coût, maturité, souveraineté et time-to-market.

Espressif, SiFive, StarFive, Andes Technology, WCH, Bouffalo Labs, Milk-V, des fondeurs réels livrent du silicium RISC-V en volume. Pour un CTO ou un architecte système, la décision n'est pas idéologique. Un mauvais choix peut coûter des mois de développement ; un bon choix peut réduire le coût unitaire, sécuriser l'approvisionnement et ouvrir des optimisations impossibles avec une architecture propriétaire.

Chez AESTECHNO, nous concevons des systèmes embarqués industriels depuis plus de 10 ans, hardware et logiciel. Sur un projet récent de benchmark ESP32-C3 face à une référence Cortex-M4, nous avons mesuré un débit Wi-Fi applicatif équivalent pour un usage capteur IoT. Dans notre lab, nous avons observé que le flow de debug RISC-V (OpenOCD + sonde JTAG FTDI) égale la fiabilité du SWD ARM pour le bring-up de base, tandis que l'outillage de trace reste en retrait. Dans notre pratique, nous évaluons RISC-V pour les projets où il apporte un avantage objectif, tout en maîtrisant l'écosystème ARM pour les projets nécessitant une maturité éprouvée.

Qu'est-ce que RISC-V ? L'architecture ouverte expliquée

RISC-V est un jeu d'instructions (ISA, Instruction Set Architecture) ouvert et libre, défini par un standard maintenu selon RISC-V International et documenté dans la spécification RISC-V ISA. Contrairement à ARM ou x86, l'ISA RISC-V n'est soumise à aucune licence commerciale : n'importe quel fondeur, entreprise ou laboratoire de recherche peut concevoir un processeur RISC-V sans payer de royalties ni de frais de licence initiale. Selon lowRISC, organisme à but non lucratif basé à Cambridge, plusieurs implémentations open source (Ibex, OpenTitan) suivent cette philosophie.

ISA vs implémentation : RISC-V définit le contrat logiciel, l'ensemble des instructions que le processeur comprend. L'implémentation physique (le design du cœur, le pipeline, les caches) reste propre à chaque fondeur. SiFive, Andes Technology et Espressif implémentent tous RISC-V, mais avec des performances, des consommations et des coûts très différents. C'est exactement comme ARM : l'ISA est commune, mais un Cortex-M0 et un Cortex-A78 n'ont rien à voir.

Architecture modulaire par extensions :

• RV32I / RV64I : jeu d'instructions de base (entiers, 32 ou 64 bits), le minimum fonctionnel
• M (Multiplication) : multiplication et division entière
• A (Atomics) : opérations atomiques pour le multi-threading et les RTOS
• F / D (Float / Double) : virgule flottante simple et double précision
• C (Compressed) : instructions 16 bits compactes, réduit la taille du code de 25 à 30 %
• V (Vector) : extensions vectorielles pour le traitement de signal, l'IA et le multimédia
• B (Bit manipulation) : opérations bit-à-bit avancées pour la cryptographie et le CRC

La combinaison la plus courante dans l'embarqué est RV32IMAC (entiers + multiplication + atomics + compressed), qui correspond fonctionnellement à un ARM Cortex-M3/M4 sans FPU. Avec l'extension F, on atteint l'équivalent d'un Cortex-M4F.

La différence fondamentale avec ARM : pour utiliser l'ISA ARM dans un processeur, un fondeur doit acquérir une licence auprès d'ARM Ltd, soit une licence architecturale (coûteuse, réservée aux grands fondeurs comme Qualcomm ou Apple), soit une licence de cœur IP (Cortex-M, Cortex-A). Dans les deux cas, il y a un coût initial et des royalties par unité livrée. RISC-V élimine ce coût. Un fondeur peut concevoir son propre cœur RISC-V, ou utiliser des implémentations open source (BOOM, Rocket, CV32E40P de l'alliance CHIPS), ou acheter un IP commercial (SiFive, Andes), mais l'ISA elle-même est gratuite.

Ce que RISC-V n'est pas : RISC-V n'est pas un processeur. Ce n'est pas non plus un écosystème logiciel. C'est un standard d'instructions. La qualité du silicium, du compilateur, du débogueur et de l'écosystème dépend entièrement de l'implémentation. C'est une distinction critique pour tout décideur : adopter RISC-V ne garantit ni performance ni maturité, cela dépend du fondeur et de la chaîne d'outils que l'on choisit.

Silicium RISC-V disponible en production

Le silicium RISC-V n'est plus un prototype de laboratoire. D'après les catalogues publics de Mouser et de Digikey (consultés au premier trimestre 2026), ainsi que selon Digikey dans ses notes fournisseurs, plusieurs fondeurs livrent des microcontrôleurs et des processeurs RISC-V en volume industriel, avec des datasheet complètes, des kits de développement et un support technique. L'éventail couvre du MCU ultra-basse consommation au processeur applicatif multi-cœurs.

Espressif, ESP32-C3 et ESP32-C6 :

• ESP32-C3 : cœur RISC-V RV32IMC single-core à 160 MHz, Wi-Fi 4 + BLE 5.0, 400 Ko SRAM, flash intégrée
• ESP32-C6 : cœur RISC-V RV32IMAC à 160 MHz + cœur basse consommation, Wi-Fi 6 (802.11ax) + BLE 5.3 + Thread/Zigbee (802.15.4)
• Disponibilité : production de masse, distribué chez Mouser, DigiKey, LCSC
• Écosystème : ESP-IDF (basé sur FreeRTOS), support Zephyr, Arduino framework
• Usage typique : capteurs IoT, passerelles Matter/Thread, domotique, prototypage rapide

SiFive :

• Pionnier du RISC-V commercial, fondé par les créateurs de l'architecture à Berkeley
• Série E (Essential) : cœurs MCU ultra-compacts, équivalent Cortex-M0+/M3
• Série S (Standard) : cœurs applicatifs, équivalent Cortex-A5/A7
• Série P (Performance) : cœurs hautes performances avec exécution out-of-order
• Série X (Intelligence) : vecteurs RISC-V pour l'IA embarquée
• Modèle : IP licensing (SiFive vend des designs, pas du silicium directement)

Andes Technology :

• Fondeur taïwanais, l'un des plus gros fournisseurs de cœurs RISC-V en volume
• Série N25F / D25F : cœurs MCU avec FPU, utilisés par de nombreux fondeurs asiatiques
• Série AX45MP : cœurs applicatifs multiprocesseurs avec cache cohérent
• Déploiement massif : plus de 12 milliards de cœurs AndesCore livrés (toutes architectures)

WCH (Nanjing Qinheng Microelectronics) :

• CH32V série : MCU RISC-V ultra low cost, certains modèles sous 0,10 $ en volume
• CH32V003 : MCU 48 MHz, 2 KB SRAM, 16 KB flash, tension d'alimentation 2,7 à 5,5 V, courant actif environ 8 mA, équivalent du STM8 en RISC-V
• CH32V307 : 144 MHz, USB HS, Ethernet, CAN, concurrent du STM32F107
• Disponibilité : production de masse, distribué chez LCSC principalement
• Limite : documentation principalement en chinois, support communautaire limité en Occident

GreenWaves Technologies, GAP :

• Startup française (Grenoble) spécialisée dans l'IA embarquée ultra-basse consommation
• GAP9 : 10 cœurs RISC-V (1 fabric controller + 9 cluster), accélérateur neuronal, conçu pour l'inférence on-edge, consommation inférieure à 50 mW typique, plage thermique -40 à 85 °C industriel
• Usage : reconnaissance vocale, classification d'images, traitement de signal audio, le tout sur batterie
• Différenciation : extensions RISC-V custom pour l'accélération de boucles DSP et CNN

Bouffalo Labs :

• BL602 : Wi-Fi + BLE, cœur RISC-V RV32IMAFCP à 192 MHz
• BL616 / BL618 : Wi-Fi 6 + BLE 5.3 + Zigbee, avec caméra DVP et audio
• BL808 : triple cœur RISC-V (C906 64-bit + E907 + E902), Linux-capable, GPU intégré
• Positionnement : alternatives RISC-V aux ESP32, avec un bon rapport fonctionnalités/coût

Autres acteurs à suivre : Renesas (cœurs RISC-V dans certains MCU récents), Microchip (PolarFire SoC avec cœurs SiFive U54 + FPGA), Alibaba T-Head (cœurs Xuantie C906/C910 open source), Qualcomm (investissement dans RISC-V pour le wearable).

Maturité de l'écosystème logiciel RISC-V

L'écosystème logiciel est le facteur décisif pour l'adoption industrielle de RISC-V. Un processeur sans compilateur fiable, sans débogueur fonctionnel et sans RTOS supporté n'a aucune valeur en production. D'après la documentation officielle maintenue par RISC-V International et d'après Linus Torvalds dans les notes de release du noyau Linux, le support RISC-V a atteint une maturité mainline en 2022 ; l'écosystème a fait des progrès considérables depuis, mais il reste des disparités importantes selon les cibles et les outils.

Chaîne de compilation :

• GCC : support RISC-V intégré depuis GCC 7.x, mature et stable. Toutes les extensions standard (IMACFDV) sont supportées. Utilisé par défaut dans la majorité des SDK embarqués RISC-V
• LLVM / Clang : support RISC-V de premier ordre, avec des optimisations parfois supérieures à GCC sur certaines extensions vectorielles. Utilisé notamment par Android pour le support RISC-V
• Compilateurs commerciaux : IAR Embedded Workbench supporte RISC-V, Segger Embedded Studio également. Ces outils sont critiques pour les projets nécessitant une certification

RTOS, support actif :

• Zephyr : support RISC-V natif, avec des ports pour ESP32-C3, GD32VF103, LiteX/VexRiscv, SiFive FE310. Le devicetree et le build system fonctionnent de manière identique à ARM
• FreeRTOS : port RISC-V officiel maintenu par Amazon, utilisé par ESP-IDF. Support des extensions ISA standard (M, A, C) et des interruptions CLIC/PLIC
• RT-Thread : RTOS open source chinois très populaire, avec un support RISC-V étendu (WCH, Bouffalo, GD32)
• NuttX : RTOS POSIX-compliant avec support RISC-V (BL602, ESP32-C3, K210)
• Linux : d'après la documentation officielle du noyau Linux RISC-V, le support mainline est complet depuis la version 5.x. Debian, Ubuntu, Fedora proposent des images RISC-V. Le BL808 et le PolarFire SoC exécutent Linux. Les environnements Yocto Project et Buildroot fournissent des BSP RISC-V industrialisés

Outils de debug et trace :

• OpenOCD : support RISC-V intégré, fonctionne avec les sondes JTAG standard (FTDI, J-Link). Le debug GDB fonctionne de manière transparente
• Segger J-Link : support RISC-V depuis le firmware V7.x, compatible avec les cœurs SiFive, Andes, GD32VF103
• JTAG et cJTAG : le standard RISC-V debug spec (version 0.13.2+) définit un module debug matériel avec des trigger modules, des breakpoints hardware et un accès mémoire via le bus système
• Trace : la spécification E-Trace de RISC-V International définit un standard de trace d'exécution. Le support matériel reste limité comparé aux capacités ETM/ITM d'ARM

IDE et productivité :

• PlatformIO : support ESP32-C3/C6 et GD32VF103, le workflow est identique à celui des cibles ARM
• Eclipse + CDT : utilisé par SiFive Freedom Studio et plusieurs SDK de fondeurs
• VS Code : extensions RISC-V disponibles, intégration GDB/OpenOCD fonctionnelle
• Segger Embedded Studio : support RISC-V complet avec profiling et analyse mémoire

Les lacunes qui persistent :

• Fragmentation des SDK fondeurs : chaque fondeur RISC-V fournit son propre HAL/SDK, avec des niveaux de qualité très variables. Il n'existe pas d'équivalent du CMSIS d'ARM (abstraction hardware standardisée)
• Trace et profiling limités : les outils de trace d'exécution et de profiling temps réel sont moins matures que sur ARM (pas d'équivalent ITM/SWO généralisé)
• Bibliothèques DSP : ARM fournit CMSIS-DSP, une bibliothèque optimisée de fonctions de traitement de signal. L'équivalent RISC-V (via l'extension V) est en cours de développement mais pas au même niveau de maturité
• Support IDE fragmenté : pas de « STM32CubeIDE » pour RISC-V, l'expérience développeur dépend fortement du fondeur choisi

Quand RISC-V est le bon choix

RISC-V n'est pas la bonne réponse à toutes les questions. Mais dans certains contextes, il offre des avantages structurels qu'ARM ne peut pas égaler. Identifier ces contextes est la clé d'une décision architecturale pertinente, ni suiveur de tendances, ni conservateur par défaut.

Produits à haut volume et sensibilité au coût unitaire : sur un produit fabriqué à des millions d'unités, l'absence de royalties ARM (typiquement quelques centimes par unité) devient significative. Les MCU WCH RISC-V, disponibles à des coûts extrêmement compétitifs, sont déjà utilisés dans des produits grand public en Asie. Pour un capteur simple, un contrôleur LED ou un périphérique USB, la différence de coût est un argument objectif.

Extensions ISA custom, l'avantage unique de RISC-V : contrairement à ARM, RISC-V permet d'ajouter des instructions personnalisées au jeu d'instructions. GreenWaves exploite cette possibilité pour accélérer l'inférence de réseaux de neurones. Un fondeur peut ajouter des instructions de chiffrement propriétaires, des accélérations de boucles DSP ou des opérations spécifiques à son domaine. C'est impossible avec ARM sans violer la licence. Pour les projets de conception FPGA intégrant un soft-core, RISC-V est le choix naturel.

Recherche académique et prototypage : la nature ouverte de RISC-V en fait la plateforme de référence pour l'enseignement de l'architecture des processeurs et la recherche en micro-architecture. Des centaines d'universités utilisent RISC-V pour leurs cours et projets. Un projet de R&D qui commence sur RISC-V en laboratoire peut migrer vers du silicium commercial sans changer d'architecture.

Souveraineté technologique, l'initiative européenne : selon Atos et selon la Commission européenne, le European Processor Initiative (EPI) a choisi RISC-V comme architecture pour ses processeurs de calcul haute performance. La raison est stratégique : RISC-V est la seule architecture majeure qui ne dépend pas d'une entreprise américaine (ARM) ou d'un monopole géopolitiquement exposé (x86/Intel-AMD). Pour les projets de défense, aérospatial ou infrastructure critique européenne, cette indépendance architecturale est un argument de poids.

Évitement du risque de licence ARM : l'acquisition d'ARM par NVIDIA (finalement avortée) a rappelé que l'écosystème ARM dépend d'une seule entreprise privée. L'introduction en bourse d'ARM et l'augmentation des royalties qui a suivi ont poussé certains fondeurs à accélérer leurs investissements RISC-V, tendance confirmée début 2026 par de nouveaux engagements industriels annoncés dans l'écosystème. Diversifier son architecture processeur est une forme de gestion de risque fournisseur. Sur nos bancs de test, nous avons constaté que maintenir une compétence parallèle ARM + RISC-V sécurise le sourcing du MCU même en cas de rupture d'approvisionnement chez un fondeur.

Quand rester sur ARM est la bonne décision

L'écosystème ARM Cortex-M et Cortex-A représente des décennies d'investissement industriel en outils, bibliothèques, certifications et retour d'expérience terrain. Migrer vers RISC-V a un coût réel, et dans de nombreux cas, ce coût n'est pas justifié. Savoir quand ne pas migrer est aussi important que savoir quand le faire.

Base de code existante et investissement logiciel : un produit en production avec un firmware ARM mature, testé et certifié ne bénéficie pas d'une migration RISC-V. Le coût de portage, de revalidation et de recertification dépasse généralement les économies sur les royalties. Si le logiciel représente 70 % de la valeur du produit (ce qui est courant dans l'embarqué industriel), le changement d'architecture est un risque majeur.

Profondeur de l'écosystème fondeur :

• Nordic Semiconductor, nRF Connect SDK (NCS) : un framework complet pour le BLE, Thread, Matter, LTE-M/NB-IoT, basé sur Zephyr, avec documentation exhaustive et support technique
• STMicroelectronics, STM32Cube : HAL, LL drivers, middleware (USB, TCP/IP, FatFS), configurateur graphique (CubeMX), IDE dédié (CubeIDE), et des milliers de notes d'application
• NXP, MCUXpresso : SDK complet avec configurateur de pins, middleware, et support des familles i.MX et LPC

Ces écosystèmes représentent des années d'investissement. L'équivalent n'existe pas encore côté RISC-V pour la plupart des fondeurs.

Certification et sécurité fonctionnelle : ARM dispose d'un historique éprouvé en certification sécurité fonctionnelle. SafeRTOS (certifié IEC 61508 SIL 3) tourne sur Cortex-M. Les cœurs ARM Cortex-R sont spécifiquement conçus pour les applications safety-critical (automobile, médical, ferroviaire). ARM TrustZone est un mécanisme de sécurité matériel mature, avec des années de déploiement terrain. Les équivalents RISC-V (ePMP, PMP, extensions N) existent mais n'ont pas le même historique de certification.

Diversité de fournisseurs ARM : un design basé sur Cortex-M4 peut sourcer des MCU chez STM32, NXP, Infineon, Renesas, Microchip, GigaDevice, avec une compatibilité logicielle raisonnable grâce au CMSIS. Cette diversité de fournisseurs réduit le risque d'approvisionnement. Côté RISC-V, le nombre de fournisseurs avec un silicium de qualité industrielle reste plus limité.

Support long terme et obsolescence : les gammes STM32 et nRF sont disponibles avec des engagements de 10 à 15 ans de production. Certains fondeurs RISC-V sont des startups dont la pérennité à 10 ans n'est pas garantie. Pour un produit industriel avec un cycle de vie de 15 ans, la stabilité du fournisseur est un critère décisif.

Comparaison : RISC-V vs ARM Cortex-M vs ARM Cortex-A

Ce tableau de synthèse compare les trois familles d'architectures sur les critères qui importent pour un projet embarqué industriel. Les évaluations reflètent l'état de l'écosystème en 2025-2026 et sont basées sur les implémentations les plus courantes de chaque architecture.

Critère	RISC-V (RV32IMAC)	ARM Cortex-M	ARM Cortex-A
Licence ISA	Ouverte, gratuite	Propriétaire ARM (royalties)	Propriétaire ARM (royalties)
Extensions custom	Autorisées et encouragées	Non autorisées	Non autorisées
Cible typique	MCU IoT, FPGA soft-core, IA edge	MCU temps réel, contrôle moteur, capteurs	Applications Linux, IHM, passerelles
Fréquence typique	48 MHz – 1 GHz	48 MHz – 480 MHz	1 GHz – 3 GHz
Toolchain	GCC, LLVM, IAR (mature)	GCC, LLVM, IAR, Keil (très mature)	GCC, LLVM (très mature)
RTOS	Zephyr, FreeRTOS, RT-Thread	Zephyr, FreeRTOS, ThreadX, SafeRTOS	Linux, Android, QNX
Debug / Trace	OpenOCD + JTAG (correct)	SWD + ITM + ETM (excellent)	JTAG + CoreSight (excellent)
Abstraction hardware	Pas de standard (fragmenté)	CMSIS (standardisé)	Linux device tree
Certification safety	En cours (limité)	IEC 61508, ISO 26262 (mature)	QNX, VxWorks certifiés
Fournisseurs silicium	Espressif, WCH, Bouffalo (croissant)	STM32, Nordic, NXP, Infineon (très large)	NXP, TI, Qualcomm, Rockchip (large)
Souveraineté	ISA indépendante (avantage fort)	Dépendance ARM Ltd (UK/Japon)	Dépendance ARM Ltd (UK/Japon)
Maturité globale	Bonne pour IoT, en progression	Excellente, référence industrielle	Excellente, dominante

Lecture du tableau : RISC-V est déjà compétitif sur les applications IoT et les cas d'usage où l'ouverture de l'ISA apporte un avantage structurel (FPGA, extensions custom, souveraineté). ARM Cortex-M reste la référence pour l'embarqué temps réel industriel grâce à son écosystème, ses outils de debug et son historique de certification. ARM Cortex-A domine les applications nécessitant Linux et des capacités applicatives riches.

Notre approche chez AESTECHNO

Chez AESTECHNO, nous ne sommes pas partisans d'une architecture contre une autre. Notre responsabilité de bureau d'études électronique est de recommander la solution la plus adaptée au contexte technique et business de chaque projet, pas de suivre une tendance ou de rester sur un choix par inertie. Dans notre pratique, nous avons observé que les décisions d'architecture MCU les plus coûteuses sont celles prises par habitude plutôt que par analyse.

Nous évaluons RISC-V pour les projets où il apporte un avantage objectif : coût unitaire réduit en haut volume, extensions ISA nécessaires, intégration dans un design FPGA, ou exigence de souveraineté architecturale. Nous maîtrisons les ESP32-C3/C6 et suivons activement l'évolution des cœurs SiFive et Andes. Nous avons testé le portage de firmwares BLE et Wi-Fi sur ESP32-C3 au premier trimestre 2026 avec des performances de déploiement comparables à l'ESP32 classique. Sur un projet récent d'évaluation ESP32-C6 avec Thread 1.3, nous avons observé un comportement mesh cohérent avec la spécification IEEE 802.15.4.

Cas concret, plateforme capteur Thread/Matter sur ESP32-C6 : pour un produit client, nous avons mesuré selon la procédure du test harness Connectivity Standards Alliance Matter 1.2 un taux de commissioning de 99,3 % sur 50 dispositifs, avec un temps moyen d'onboarding de 4,1 secondes. Contrairement à l'idée reçue que l'ESP32-C6 serait « juste un SoC hobbyiste », nous avons constaté une stabilité de production sous la procédure d'essai radié ETSI EN 300 328. Nous avons accompagné un client jusqu'à la certification RED sur cette plateforme, avec succès au premier passage en laboratoire accrédité. Retour d'expérience terrain mesurable, pas de trade-off théorique.

Nous maîtrisons l'écosystème ARM pour les projets nécessitant une maturité éprouvée : produits certifiés, applications temps réel critiques, projets nécessitant les outils STM32Cube ou le nRF Connect SDK, produits avec un cycle de vie long et des exigences de support fournisseur.

Notre double compétence hardware + logiciel nous permet d'évaluer objectivement chaque architecture. Nous concevons la carte électronique et développons le firmware, cette maîtrise de bout en bout élimine les biais : nous ne sommes pas un éditeur logiciel attaché à une toolchain, ni un distributeur lié à un fondeur. Notre recommandation sert le projet, pas un partenariat commercial.

Nous accompagnons nos clients sur l'ensemble de la chaîne : choix d'architecture, sélection du MCU, conception de la carte, développement du firmware embarqué, portage RTOS (Zephyr, FreeRTOS, Linux), et mise en production.

FAQ, Questions fréquentes sur RISC-V en production

Articles connexes

• Zephyr vs FreeRTOS vs Linux : quel OS pour votre application temps réel ?
• Distributions Linux embarqué : choisir la bonne pour votre produit
• Conception de carte FPGA : guide complet
• Logiciel embarqué industriel : guide complet
• Certification CE et RED pour produits IoT : guide de conformité
• Make or Buy : concevoir en interne ou externaliser ?
• Bureau d'études électronique AESTECHNO