Conception PCB : guide stack-up, impédances, CEM

Un PCB (Printed Circuit Board) bien conçu impose ses spécifications : impédances contrôlées à ±10% selon IPC-2221, stack-up symétrique, plans de masse continus, empreintes IPC-7351 et finitions conformes IPC-A-600. Chez AESTECHNO, bureau d'études basé à Montpellier, nous concevons depuis plus de 10 ans des PCB 2 à 28 couches, rigides, flex et HDI, avec une discipline : le PCB est un composant, pas un support.

La qualification fabrication industrielle relève, d'après Association Connecting Electronics Industries, l'IPC, de IPC-6012 ; l'acceptabilité assemblage est définie, selon Institute for Printed Circuits, par IPC-A-610, tandis que la soudure suit IEC 61191.

Sommaire

• Les 9 étapes de la conception d'un PCB
• Stack-up PCB et choix des matériaux
• Routage : bonnes pratiques signaux critiques
• Pourquoi préférer HDI plutôt que standard multicouche ?
• Vérification, simulation et DFM
• Normes IPC : quand les suivre et s'en affranchir
• Pièges courants et retours d'expérience
• Conception PCB : facteur de compétitivité
• En résumé

Le PCB est votre premier composant ! Autant bien le concevoir dès le départ. Dans cet article, nous partageons notre méthodologie complète en 9 étapes, nos retours d'expérience terrain et les pièges que nous avons appris à éviter au fil de nos projets. Que vous soyez concepteur expérimenté cherchant à affiner votre approche ou décideur souhaitant comprendre les enjeux techniques, ce guide couvre l'ensemble du processus de conception électronique appliqué au PCB. Pour les bases, consultez notre guide illustré du fonctionnement d'un circuit imprimé.

Les 9 étapes de la conception d'un PCB

1. CEM (anticipation) : La première étape consiste à anticiper la compatibilité électromagnétique (CEM) et les normes à passer. Cette étape est critique pour éviter de devoir tout recommencer. Tout au long de la conception, la CEM doit être prise en compte, elle n'est pas un problème que l'on règle à la fin, mais une contrainte que l'on intègre dès le début.
2. Schématisation : Cette étape consiste à créer un schéma électrique détaillé du circuit, en identifiant les composants et leurs connexions. Nous recommandons d'ajouter des notes importantes pour le routage directement dans le schéma. Tous les signaux doivent avoir des noms bien définis avec des règles de conception associées si nécessaire. Un schéma bien documenté fait gagner un temps considérable lors du routage.
3. Création des empreintes : Les empreintes (footprints) doivent respecter autant que possible les normes IPC. Le choix d'un concepteur avec une formation CID (Certified Interconnect Designer) devient une nécessité de nos jours. Les produits devenant de plus en plus complexes, il n'est plus possible de venir avec la fleur au fusil. Une empreinte mal dimensionnée peut rendre un composant impossible à souder en production série.
4. Disposition des composants : Une fois le schéma établi, nous plaçons les composants sur le PCB de manière à optimiser l'efficacité et la performance du circuit. Le placement prend en compte les contraintes d'encombrement, mais aussi les signaux critiques et les chemins thermiques. Le placement des composants de découplage n'est pas trivial, il conditionne directement la qualité de l'alimentation des circuits intégrés.
5. Stack-up et matériaux : Sur un produit basique, cette étape n'a quasiment aucune espèce d'importance. Au contraire, sur un produit complexe intégrant des signaux haute vitesse ou des interfaces RF, cette étape est critique. Le choix du matériau et de la technologie va déterminer beaucoup d'éléments et de contraintes sur le routage. Nous détaillons ce sujet dans la section suivante.
6. Routage des pistes : Le routage consiste à tracer les chemins de connexion entre les composants, en veillant à minimiser les interférences électromagnétiques et à optimiser la qualité du signal. Le signal d'un homme est le bruit d'un autre ! Le passage des signaux critiques doit être effectué en premier. À la fin du routage, il faut vérifier ses alimentations, les simples signaux connectés ne sont généralement pas suffisants et les outils de vérification ne trouvent pas toujours ces erreurs.
7. Vérification Design Rule Check (DRC) et simulation : Avant de passer à la fabrication, il est indispensable de vérifier le PCB pour détecter et corriger les éventuelles erreurs de conception. Une vérification Design Rule Check (DRC) est le minimum. Les simulations d'intégrité du signal sont réservées aux circuits complexes car coûteuses, mais elles évitent des itérations de prototypage.
8. Fabrication et Design for Manufacturing (DFM) : Une fois la conception validée, le PCB peut être fabriqué. Un retour du fabricant de type Design for Manufacturing (DFM) doit être systématiquement analysé et pris en compte. Chaque usine a ses propres capacités, il faut adapter le design à l'outil de production, pas l'inverse.
9. Test et validation : La conception est terminée. Cependant, il reste de nombreuses étapes dont la première est de procéder aux tests de validation du produit. Cette phase confirme que le PCB répond aux spécifications électriques, thermiques et CEM dans les conditions réelles d'utilisation.

Stack-up PCB et choix des matériaux

Le stack-up définit l'empilement des couches conductrices et isolantes d'un circuit imprimé multicouche. Ce choix détermine les impédances caractéristiques (50 Ω single-ended, 90 Ω USB, 100 Ω différentiel selon IPC-2221), la qualité des plans de référence et la capacité du PCB à supporter des signaux rapides. Un stack-up mal dimensionné peut compromettre l'intégrité du signal et rendre impossible l'obtention des certifications CEM imposées par les standards IEC 61000 et EN 55011 / CISPR 11. Les mémoires DDR associées à ces stackups doivent respecter les spécifications publiées par JEDEC (DDR4 JESD79-4, DDR5 JESD79-5, LPDDR4 JESD209-4).

Cette discipline s'appuie chez nous sur une instrumentation alignée. Notre laboratoire intègre un oscilloscope Tektronix équipé de la suite TekExpress, ce qui permet de boucler la rétroaction routage, mesure d'eye diagram et ajustement de stackup en interne, sans attendre un créneau en laboratoire accrédité entre chaque itération. Sur un signal PCIe Gen 4, par exemple, nous mesurons l'ouverture verticale et horizontale du diagramme directement après assemblage du prototype, ce qui valide ou invalide un choix de matériau sous une journée plutôt que sous plusieurs semaines.

Pour tout signal critique intégré sur un circuit imprimé, nous recommandons de créer un master drawing. Ce document de spécification du PCB, conforme aux pratiques IPC-2221 (générique) et IPC-6012 (performance), permet de définir précisément les contraintes de fabrication : impédances contrôlées à ±10% classe 2 ou ±5% classe 3, matériaux, épaisseurs de cuivre 0,5 oz (18 µm) / 1 oz (35 µm) / 2 oz (70 µm), finitions de surface Electroless Nickel Immersion Gold (ENIG), Hot Air Solder Leveling (HASL), Organic Solderability Preservative (OSP). Il garantit l'intégrité des signaux critiques et facilite la phase d'industrialisation en servant de référence contractuelle avec le fabricant.

Le choix du matériau implique un compromis fondamental : un matériau bon marché nécessite plus de travail de conception et plus d'analyse, tandis qu'un matériau haute performance facilite le routage mais augmente les coûts. Choisir une technologie de fabrication trop exotique peut rendre le produit difficile, voire impossible à industrialiser. Nous conseillons d'utiliser le FR-4 standard chaque fois qu'il suffit, ce qui est le cas pour la majorité des produits grand public et industriels fonctionnant sous 1 GHz. Pour les interfaces DDR4/LPDDR4, le PCIe Gen3+ ou les applications RF, un matériau à plus faibles pertes devient nécessaire.

Matériau	Dk (constante diélectrique)	Pertes (Df)	Tg (°C)	Cas d'usage
FR-4 standard	~4.5	~0.020	130-140	Signaux ≤1 GHz, produits grand public
FR-4 High-Tg	~4.5	~0.018	170-180	Signaux ≤2 GHz, automobile, industriel
Isola 370HR / IS410	~3.9	~0.010	180+	DDR4/LPDDR4, PCIe Gen3/4
Rogers 4350B	~3.48	~0.004	280	RF, micro-ondes, antennes

Le marché des matériaux PCB est en perpétuelle évolution. Nous recommandons de se renseigner régulièrement sur les capacités des fabricants et d'éviter autant que possible ce qui est trop exotique si l'objectif est un produit fiable et industrialisable.

Notre portfolio PCB : des technologies les plus avancées aux environnements les plus sévères

Nous avons conçu des PCB jusqu'à 28 couches, avec micro-vias laser et vias enterrés pour les applications HDI haute densité. Ce niveau de complexité est requis dès que l'on intègre des SoCs très denses (type Jetson Orin, FPGA haute densité) ou des bus mémoire nombreux. Très peu de bureaux d'études français livrent couramment à ce niveau de stackup, cela demande une maîtrise conjointe du stack-up, de l'intégrité signal/alim, et du dialogue avec les fabricants HDI.

Notre portfolio couvre également les formats spéciaux : PCB flex et rigide-flex pour les applications mobiles, médicales et aéronautiques où les contraintes mécaniques imposent des repliages ou des liaisons sans connecteur. Nous intégrons également des antennes imprimées directement sur PCB pour les produits IoT compacts et les wearables où chaque millimètre compte.

Côté environnements difficiles, nous concevons des PCB pour le RF, la haute vitesse, la haute vibration, les températures extrêmes (basses comme hautes) et les milieux industriels sévères. Chaque combinaison de contraintes impose des arbitrages spécifiques sur le matériau, le revêtement de protection, la géométrie des pistes et le choix des finitions de surface. Cette polyvalence est directement le fruit de nos retours terrain sur des projets où chaque condition sévère a dû être caractérisée individuellement.

Routage : bonnes pratiques pour signaux critiques

Le routage PCB désigne l'étape où la conception prend forme physiquement : les pistes relient les composants sur chaque couche. Un routage maîtrisé garantit l'intégrité du signal, minimise les émissions électromagnétiques parasites et assure un fonctionnement fiable du produit dans son environnement réel. Cette phase demande méthode, expérience et une compréhension fine des interactions entre signaux.

Stratégie de placement et découplage

Avant même de tracer la première piste, le placement des composants conditionne la qualité du routage. Nous commençons systématiquement par positionner les composants associés aux signaux critiques, interfaces haute vitesse, oscillateurs, alimentations à découpage. Les composants de découplage doivent être placés au plus près des broches d'alimentation des circuits intégrés, avec des vias courts vers le plan de masse. Un mauvais placement de découplage est l'une des erreurs les plus fréquentes que nous constatons dans les designs à reprendre.

Plans de masse et références

Les plans de référence doivent être correctement connectés et aussi continus que possible. La stratégie de masse du produit complet doit être étudiée en amont. Aujourd'hui, les plans séparés spécifiques à l'analogique ne sont plus recommandés, cette pratique historique crée plus de problèmes qu'elle n'en résout, notamment en termes de chemins de retour de courant. Un cloutage final (stitching vias) à la masse de référence est recommandé. Un contour GND sur toutes les couches est aussi devenu indispensable dans beaucoup de situations pour contenir les émissions rayonnées.

Routage des signaux

Le routage des signaux critiques doit être effectué en premier : bus I2C, SPI, interfaces DDR, signaux d'horloge. Les règles de largeur/espacement standard sont 6 mil / 6 mil pour le grand public et descendent à 4 mil / 4 mil en classe 3 IPC-2221 (HDI). Pour les paires différentielles, nous maintenons un espacement constant et un skew < 5 mils entre les deux brins. En fin de routage, la vérification des alimentations est indispensable, les outils automatiques ne détectent pas toujours les problèmes de qualité des plans d'alimentation, et les découpes de plans sous un bus DDR4 peuvent tripler le crosstalk et faire basculer les émissions rayonnées au-dessus de la limite EN 55011 Classe B (40 dBµV/m à 3 m entre 30 et 230 MHz).

Pourquoi préférer HDI plutôt qu'un stack-up multicouche standard ?

La technologie High Density Interconnect (HDI) est une famille de stackups qui permet de percer des microvias de 0,1 mm drill aveugles ou enterrés, là où un via traversant classique fait 0,3 mm drill avec un pad de 0,6 mm. Le gain en densité est mesurable : un BGA 0,4 mm pitch nécessite du HDI (microvia via-in-pad ou skip-via) ; un BGA 0,8 mm peut se router en dog-bone sur stack-up standard. Pour un SoC dense type Jetson Orin (plus de 600 billes sur 25 mm × 25 mm, pitch 0,8 mm), un stack-up 6 couches HDI 1+N+1 avec microvias laser devient incontournable.

4L vs 6L vs HDI : un 4 couches (S-GND-PWR-S, ~1,6 mm d'épaisseur) couvre 80% des produits IoT sub-GHz avec un coût matière minimal. Un 6 couches (S-GND-S-S-PWR-S) ajoute deux couches signal enfouies entre plans de masse continus, indispensable au-delà de 400 MHz ou pour DDR3+. Au-delà, le HDI stacked (microvias empilés sur 2 à 3 niveaux laser) devient nécessaire. Règle pragmatique : ajouter des couches tôt coûte 15 à 40% sur le PCB ; ajouter des couches tard (respin) coûte un trimestre de retard. Via-in-pad vs dog-bone : le via-in-pad (remplissage cuivre + resurfaçage) est obligatoire pour BGA 0,4 mm pitch ; le dog-bone (via déporté + piste courte) reste acceptable sur BGA 0,8 mm+ et évite le surcoût de remplissage (typiquement +20%).

Vérification, simulation et DFM

La vérification d'un PCB est un processus en plusieurs niveaux qui va du contrôle automatique des règles de conception jusqu'à la simulation d'intégrité du signal. Chaque niveau apporte une couche de confiance supplémentaire. Pour les produits industriels, cette phase inclut également le retour DFM du fabricant, indispensable pour garantir la fabricabilité en série.

La vérification DRC (Design Rule Check) est le minimum syndical, aucun design ne devrait être envoyé en fabrication sans un DRC propre. Ce contrôle détecte les violations d'écartement, les largeurs de pistes insuffisantes et les problèmes de fabricabilité de base. Cependant, un DRC propre ne garantit pas un circuit fonctionnel.

Pour les circuits complexes intégrant des signaux rapides, des simulations d'intégrité du signal (SI) permettent d'anticiper les problèmes de réflexion, de diaphonie et d'atténuation avant la fabrication du premier prototype. Ces simulations sont coûteuses mais évitent des itérations de prototypage qui le sont encore plus.

Le retour DFM (Design for Manufacturing) du fabricant identifie les aspects du design qui peuvent poser problème en production : tolérances trop serrées, technologies non disponibles, ou options qui augmentent significativement les coûts. Chaque usine ayant ses propres capacités, nous adaptons systématiquement le design à l'outil de production. Connaître l'industrie permet aussi de différencier ce qui est courant et ce qui est exotique, une distinction cruciale pour la maîtrise des coûts et des délais.

Une fois le produit validé en prototype, les tests de validation confirment la conformité aux spécifications dans les conditions réelles d'utilisation.

Normes IPC : quand les suivre et quand s'en affranchir

Les normes IPC sont le socle de référence pour la conception et la fabrication de circuits imprimés. Elles capitalisent des décennies d'expérience industrielle et fournissent un langage commun entre concepteurs et fabricants. Cependant, savoir quand aller au-delà de ces normes est ce qui distingue un concepteur compétent d'un concepteur expert.

Les normes IPC sont essentielles à suivre dans la majorité des cas. Connaître la différence entre un trou fini et un trou percé est absolument nécessaire, cette information est clairement et parfaitement définie dans les normes. Ces standards permettent de bénéficier de toute l'expérience de l'industrie en matière de fabricabilité, de fiabilité et de reproductibilité.

Dans les cas plus spécifiques, produits à très haute fréquence, environnements extrêmes, miniaturisation poussée, il faut savoir aller au-delà et s'en affranchir. C'est là que la créativité et l'expérience du concepteur deviennent indispensables. La norme fournit le cadre ; l'ingénieur apporte le jugement pour savoir quand ce cadre doit être adapté. Cette capacité à naviguer entre respect des standards et innovation pragmatique est au cœur de notre approche.

Pièges courants et retours d'expérience

Un piège de conception PCB désigne une pratique qui semble correcte à première vue mais qui génère un défaut de fabrication, de performance ou de certification en série. Nous avons accumulé au fil de nos projets une connaissance pratique des erreurs récurrentes qui coûtent du temps, de l'argent et parfois la certification du produit. Voici les points de vigilance que nous partageons avec nos clients.

Dans notre pratique, nous avons constaté que les exemples de routage trouvés en ligne sont souvent de mauvaise qualité, voire dangereux. Des tutoriels populaires montrent des pratiques qui fonctionnent sur des circuits simples mais échouent dès que les fréquences augmentent ou que les exigences CEM se durcissent. Nous recommandons de toujours vérifier les sources et de privilégier les application notes des fabricants de composants.

Erreurs de placement des découplages : placer un condensateur de découplage à 5 mm de la broche d'alimentation au lieu de 1 mm peut sembler anodin, mais à haute fréquence, cette distance rend le condensateur inefficace. L'inductance du chemin d'accès domine au-delà de quelques centaines de MHz. Sur un projet récent en audit, nous avons mesuré 4 dB d'écart sur les émissions rayonnées entre un découplage à 1 mm et à 4 mm d'une broche Vdd de MCU cadencé à 168 MHz.

Découpes de plans de masse : chaque découpe dans un plan de référence crée une discontinuité d'impédance et un chemin de retour de courant perturbé. C'est l'une des causes principales d'échec aux tests de compatibilité électromagnétique. Nous vérifions systématiquement la continuité des plans sous les pistes critiques.

Raccourcis sur le stack-up : choisir un stack-up trop simplifié pour réduire les coûts du prototype peut conduire à un produit impossible à certifier. Sur un projet client en reprise, nous avons observé qu'un passage de 4 à 6 couches, coût marginal en production série, aurait évité des mois de reprises sur la CEM.

Contrairement à une intuition courante, ajouter une couche tôt coûte moins cher qu'ajouter une couche tard : le respin PCB en pré-industrialisation, mesuré sur nos projets, représente typiquement un trimestre de retard contre quelques pourcents de surcoût matière. Malgré cette règle quasi-universelle, certains intègrent encore leur CEM « en fin de routage », notre retour terrain montre que c'est la cause racine de la majorité des échecs laboratoire.

Ne pas visiter la production et le SAV : le talent d'un concepteur de PCB est de savoir observer et analyser avant même de lever le crayon. Nous encourageons systématiquement nos ingénieurs à aller voir la production et le SAV de nos clients. Quels sont les problèmes actuels, remontés et non remontés ? Ces informations sont précieuses et influencent directement la qualité de la prochaine conception.

Cas concrets en lab : trois scénarios réels

Au-delà de la théorie, voici trois cas que nous avons rencontrés et documentés en clinique PCB. Chacun illustre une erreur structurelle fréquente et la contre-mesure que nous appliquons :

• Cas 1 : plan de masse fendu sous un bus DDR4. Découpe cosmétique ajoutée en fin de routage pour laisser passer une alimentation secondaire, conséquence : chemin de retour perturbé, diaphonie multipliée par trois et non-conformité CEM en émission rayonnée au-dessus de 500 MHz. Contrairement à l'intuition qui pousse à ajouter un pont local, nous préconisons de redessiner le plan de retour en continuité totale sous les signaux critiques et déplacer l'alimentation en via-in-pad sur une autre couche.
• Cas 2 : via stitching absent sur un contour GND d'un produit RF sub-GHz. Le produit passait la conduction mais échouait en émission rayonnée à la résonance quart d'onde du plan. Contrairement à l'idée que le stitching n'est utile qu'au-delà de 1 GHz, nous préconisons un pas de stitching inférieur à λ/20 de la plus haute harmonique utile, dès les produits 433 MHz / 868 MHz.
• Cas 3 : stack-up asymétrique sur un PCB 6 couches. Répartition déséquilibrée du cuivre entre couches supérieures et inférieures, conséquence : gauchissement en refusion, difficultés de pose automatique, non-conformité IPC-A-600. Nous préconisons systématiquement un stack-up symétrique avec équilibrage cuivre couche par couche dès la phase de définition, avant même le routage.

Matériaux PCB : matrice de décision

Le choix du matériau ne se résume pas à « FR-4 versus exotique ». Notre matrice opérationnelle distingue : FR-4 standard (grand public, sub-GHz, Tg 130 °C) ; FR-4 High-Tg / Isola 370HR (industriel, automobile, DDR3/DDR4, PCIe Gen 3) ; Isola I-Speed / IS410 (DDR4/LPDDR4, PCIe Gen 4, signaux multi-Gbps) ; Panasonic Megtron 6/7 (PCIe Gen 5/6, 56G/112G SerDes) ; Rogers RO4350B (RF sub-6 GHz et micro-ondes jusqu'à 10 GHz) ; polyimide (flex-rigide, températures extrêmes). La règle que nous appliquons : prendre le matériau le plus économique qui couvre la contrainte la plus sévère, pas « le meilleur matériau disponible ».

Normes et outils de référence

Notre conception PCB s'appuie sur un socle normatif précis publié par IPC : IPC-2221 (règles génériques), IPC-2222 (rigide spécifique), IPC-6012 Class 2 et Class 3 (qualification fabrication industrielle et haute fiabilité), IPC-A-600 (critères d'acceptation visuelle), IPC-A-610 (acceptabilité assemblages électroniques) et IPC-7351 (empreintes normalisées). Les procédures de brasage suivent IEC 61191 et, pour les signaux haute vitesse, les recommandations d'intégrité signal issues des groupes de travail IEEE. Côté outils, nous exploitons Altium Designer et KiCad pour la capture et le routage, ANSYS SIwave et HFSS pour l'intégrité signal/alim et les antennes, HyperLynx pour la simulation post-layout sur certains clients, et nos propres scripts de DRC étendus.

Contrairement à l'idée que plus de couches = meilleur routage, un 4 couches bien pensé peut supporter des signaux plus rapides qu'un 8 couches mal arbitré. Dans notre lab, nous avons constaté que la qualité du stack-up (symétrie, proximité signal/plan de référence, choix du préimprégné) pèse davantage que le nombre brut de couches. Ce constat est d'autant plus vrai sur les petits produits IoT où chaque couche supplémentaire augmente sensiblement le coût unitaire.

La continuité des plans de référence, comme le souligne Association Connecting Electronics Industries, l'IPC, dans ses guides de stackup (IPC-2141, IPC-2152), pèse davantage que le simple nombre de couches. Les contraintes d'intégrité sur les bus DDR, d'après Joint Électron Device Engineering Council, JEDEC, conditionnent directement le choix du matériau diélectrique et les tolérances d'impédance. Les gabarits de canaux Ethernet, selon Institute Electrical Electronics Engineers, IEEE 802.3, s'imposent jusqu'au routage PCB.

Conception PCB : un facteur clé de compétitivité

La qualité de conception d'un circuit imprimé désigne l'ensemble des choix techniques (stackup, routage, matériaux, DfM) qui conditionnent la réussite commerciale du produit. Nous avons constaté qu'un PCB bien conçu dès le départ réduit considérablement les itérations de prototypage et les retards de mise sur le marché. Un routage maîtrisé, un stack-up adapté et une anticipation des contraintes CEM facilitent l'obtention des certifications CE/FCC sans reprises coûteuses.

La conception PCB influence également les coûts de fabrication en série : choix des matériaux, nombre de couches et complexité du routage déterminent le prix unitaire. Pour les projets intégrant des signaux haute vitesse, des interfaces RF ou des composants FPGA, la rigueur de conception devient encore plus déterminante. Notre méthodologie de conception intègre ces exigences dès la phase de cadrage pour garantir un produit fiable et industrialisable.

En résumé : ce qui distingue un PCB bien conçu

Un PCB bien conçu n'est pas un PCB « sans erreur DRC » : c'est un PCB dont chaque contrainte critique est mesurable et mesurée. Impédances contrôlées à ±10% classe 2 IPC-2221 (ou ±5% classe 3), plans de masse continus sous chaque signal critique, découplages à moins de 1 mm des broches d'alimentation, symétrie cuivre entre top et bottom pour éviter le gauchissement en refusion, règles 6 mil / 6 mil (ou 4 mil / 4 mil en HDI) tenues sur toute la carte. Le reste, nombre de couches, matériau, technologie vias, découle de ces contraintes, pas l'inverse.

Chez AESTECHNO, bureau d'études à Montpellier, nous pilotons ces arbitrages du cadrage à la vie série : FR4 tant qu'il suffit, Isola 370HR pour DDR4/PCIe Gen 3, Megtron 6 ou Rogers RO4350B quand le budget de pertes l'exige, HDI seulement quand la densité BGA l'impose. Le master drawing IPC, la revue DFM et la corrélation simulation/mesure verrouillent la reproductibilité en production série, indispensable pour passer les certifications CE/FCC sans reprise.

Points clés à retenir :

• Impédances contrôlées à ±10% classe 2 (IPC-2221) ou ±5% classe 3, mesurées, pas seulement calculées.
• Découplage à moins de 1 mm de la broche d'alimentation ; au-delà, l'inductance du chemin domine dès les centaines de MHz.
• Stackup symétrique avec équilibrage cuivre top/bottom pour éviter le gauchissement en refusion (IPC-A-600).
• Matériau adapté à la contrainte la plus sévère, pas « le meilleur disponible » : FR-4 High-Tg, Isola IS410, Megtron 6 ou Rogers RO4350B selon Dk/Df/Tg visés.
• HDI (µVias laser, IPC-6012 Class 2/3) seulement quand la densité BGA 0,4 mm l'impose, le surcoût ne se justifie pas en-dessous.

Articles Connexes

Pour approfondir vos connaissances en conception électronique :

• Bureau d'étude électronique : méthode en 6 étapes, Processus complet de conception
• Compatibilité Électromagnétique (CEM), Normes et bonnes pratiques
• Design High-Speed, Signaux rapides et intégrité du signal
• Les Secrets de la LPDDR4, Conception mémoire haute performance
• DFM : Design for Manufacturing, Optimiser la fabricabilité

FAQ : Conception de PCB

Pourquoi la CEM doit-elle être anticipée dès le début de la conception PCB ?
La compatibilité électromagnétique (CEM) est critique car des erreurs détectées tardivement peuvent obliger à recommencer toute la conception. En anticipant les normes CEM dès la phase de schématisation et en les intégrant tout au long du routage, nous évitons des retards coûteux et garantissons la conformité réglementaire du produit.

Qu'est-ce qu'un « master drawing » et quand est-il nécessaire ?
Un master drawing est un document de spécification du PCB utilisé pour les signaux critiques (haute fréquence, RF, haute vitesse). Il définit précisément les contraintes de fabrication (impédances, matériaux, stack-up) pour garantir l'intégrité des signaux et faciliter l'industrialisation. Il est indispensable pour les produits complexes.

Comment choisir entre un matériau PCB économique et un matériau haute performance ?
Le choix dépend de la complexité du produit. Un matériau économique (FR-4 standard) convient aux produits basiques mais nécessite plus d'analyse pour les signaux rapides. Les matériaux haute performance (Rogers, Isola) facilitent le routage des signaux critiques mais augmentent les coûts. Nous recommandons d'éviter les technologies trop exotiques qui compliquent l'industrialisation.

Quelle est la différence entre vérification DRC et simulation PCB ?
La vérification DRC (Design Rule Check) est obligatoire et détecte les erreurs de fabricabilité (écartements, largeurs de pistes, violations). La simulation (intégrité du signal, CEM) est optionnelle mais recommandée pour les circuits complexes, elle permet d'anticiper les problèmes de performance avant fabrication, mais reste coûteuse.

Pourquoi faut-il prendre en compte le retour DFM du fabricant ?
Le retour DFM (Design For Manufacturing) du fabricant de PCB identifie les aspects du design qui peuvent poser problème en production (tolérances trop serrées, technologies non disponibles, coûts élevés). Analyser ce retour permet d'optimiser la fabricabilité et de réduire les coûts sans compromettre la performance. Chaque usine ayant ses propres capacités, il faut adapter le design à l'outil de production.